# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-053249

(43)Date of publication of application: 23.02.2001

(51)Int.CI.

H01L 27/108 H01L 21/8242 H01L 27/10

(21)Application number: 11-222582

(71)Applicant: TOKYO ELECTRON LTD

(22)Date of filing:

05.08.1999

(72)Inventor: SATO MUTSUMI


HOSODA KEIZO MURAKI YUSUKE MAEKAWA KAORU

## (54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

# (57)Abstract:

PROBLEM TO BE SOLVED: To enhance adhesion of the storage electrode of a capacitor to an insulating film under this electrode and to raise the yield of manufacturing a semiconductor device.

SOLUTION: A dielectric film 121, consisting of a metallic oxide film, is laminated on interlayer insulating films 106 and 109 on a substrate, and thereafter a plug contact is opened in the films 106 and 109 to fill a polysilicon film 10 in the plug contact and a barrier layer 110a, consisting of a metallic nitride layer is inserted between the plug contact and a storage electrode 111, to form the storage electrode 111 on the upper end of the plug contact. Since the electrode 111 consisting of a metallic material film is bonded to the film 121 which consists of the metallic oxide film without directly connecting with the film 109, the adhesion of the electrode 110 to the film 121 is modified, and since the film 109 also closely adheres to the film 121, the adhesion of the electrode 111 to the film 109 results in being modified indirectly.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

(19)日本国特殊/广(JP)

# 四公開特許公報(A)

(ロ)特許出版公園番号 特開2001 —53249 (P2001 —53249A)

(43)公長日 平成13年2月23日(2001.2.23)

(51) Int.CL'		晚到记号	<b>F</b> 'I		- ·	(多考)
HOIL S	27/108		HOIL	27/10	021B	6F083
•	21/8242				451	
1	27/10	451			851	

## 審査請求 栄養水 請求項の数6 OL (全 7 頁)

		<b>**</b>	MARK MASSORE CE (E ) 70		
(21)出職部号	特置平11—222582	(71) 出職人	000219967		
(22) #HHH H	平成11年8月6日(1998.8.6)		東京エレクトロン株式会社 東京都福区参援 5 丁目 8 番 6 号		
AND THE I	-1 min -1	(72)発明者	佐藤 略		
			山柴原当時市権权町三ッ沢850 東京エレクトロン株式会社内		
		(72)発明者	新田 恵三		
			山梁県当時市徳坂町三ッ沢四0 東京エレクトロン株式会社内		
		(74)代型人	100064621		
			<del>力建士</del> 山川 政制		
			母務官に続く		

#### 最輕貝に配


# (54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

(修正有)

【課題】 キャパシタのストレージ電極とこの下の総録 映との密裏性を向上させ、製造歩智りを向上させる。 【解決手段】 基板上の層間絶縁関105,109の上に金属酸化物からなる誘電体関121を秩層した後に、プラグコンタクトを開けてポリシリコン110を埋め込み、プラグ上端に金属室化物からなるパリア層1100を挿んで審検電極111を形成する。金属材料からなる 審検電極111は層間絶縁関109とは直結せず、金属 酸化物からなる誘電体関121と接着するので密裏性を

良くし、層間絶縁既109も誘電体既121に密表するので、間接的に審接電極1110層間絶縁限109との密着性を改善する結果となる。



#### 【特許請求の範囲】

【請求項 1】 半導体基板上に形成された絶縁材料からなる層間絶縁膜と、

対記層間絶縁限を通して形成された塔電性を有する材料 からなるコンタクトと、

このコンタクトに接続して前記層間絶縁映上に形成された金属材料からなる第1の電極と、

この第1の電極上に形成された絶縁性を有する金属酸化物からなる容量絶縁既と、

この容量絶縁既により絶縁分離されて前記第1の電極表面上に形成された第2の電極と、

村記層間絶縁敗と前記第1の電極の間に形成された絶縁性を有する金属酸化物からなる誘電体薄膜とを備えたことを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、

前記客童絶縁限と前記誘電体薄限とは同一の材料から構成されたことを特徴とする半導体装置。

【請求項3】 請求項1または2記載の半導体装置において、

前記容量絶縁膜は前記層間絶縁膜上にまで延在して形成され、

対記誘電外簿限は前記層間絶縁限と前記容量絶縁期の間 にまで延在して形成され

たことを特徴とする半導体装置。

【請求項4】 請求項1から3のいずれか1項に記載の 半導体装置において、

対記層間絶縁膜下の対記半導体基板上に対記コンタクト に接続して形成されたトランジスタを備えたことを特徴 とする半導体装置。

【請求項5】 半導体基板上に絶縁材料からなる層間絶縁
はを形成する工程と、

対記層間絶縁映上に絶縁性を有する金属酸化物からなる 誘電体薄膜を形成する工程と導電性を有する材料からな るコンタクトを対記層間絶縁映と対記誘電体薄膜を貫通 して形成する工程と

前記誘電体薄膜上に金属材料からなる第1の電極を前記 コンタクトに接続して形成する工程と、

前記第1の電極上に絶縁性を有する金属酸化物からなる 容量絶縁膜を形成する工程と、

が記容量絶縁限により絶縁分離された状態でが記第1の 電極表面上に第2の電極を形成する工程とを備えたこと を特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、金属酸化膜を誘 電体膜として用いるキャパシタを備えた半導体装置およびその製造方法に関する。

[0002]

【従来の技術】 1 トランジスタ 1 キャパシタで構成され るダイナミックランダムアクセスメモリ (DRAM) で は、集積回路の高集積化が進行している中で、メモリセルの面積を小さくして記憶容量を大きくすることが要求されている。この要求のなかで、キャパシタを構成する誘電体既に、酸化タンタル(Te2O5)などのより高い誘電率を有する材料を用いることで、メモリセルの面積を拡大することなく容量を大きくする技術が提案されている。

【00:03】誘電体限により高い誘電率を有する材料を用いる場合、例えば酸化タンタルでは、酸化タンタルを成限した後で熱処理やプラズマ処理などの後処理を施すことで、所期の誘電率が得られるようにしている。このとき、酸化物である誘電材料より酸素が配離することを防ぐために、一般には酸素が存在する雰囲気で後処理を行うようにしている。このため、従来一般的に用いられてきたポリシリコン電極をストレージ電極に用いるとこれが酸化してしまうため、金や白金またはルテニウムなどの酸化されにくいまたは酸化しても導電性を示す金属材料を用いるようにしている。

【0004】次に、上記のような誘電体膜を用いたDRAMに関してスタック型のメモリセルを例にして以下に説明する。図6に示すように、半導体基板601上の素子分離領域602で区画された領域に、ゲート絶縁膜603を介してゲート電極604両脇の半導体基板601には、ゲート電極604をマスクとしたイオン注入などにより不純物領域を形成することで、ソース・ドレイン605が配置されている。

【0005】また、ゲート電極604上には、半導体基板60.1全域にわたって経縁体からなる層間絶縁限606が形成され、この層間絶縁限606の所定の位置に半導体基板601に形成したソース・ドレイン605と接続するコンタクトブラグ607が形成され、このコンタクトプラグ607に接続してピット線608が形成されている。また、ピット線608を含む層間絶縁既606上には、絶縁体からなる層間絶縁既609が形成され、この層間絶縁即609の所定位置に半導体基板601に形成したソース・ドレイン605と接続するコンタクトプラグ610が形成されている。また、このコンタクトプラグ610上には、パリア関6100を介してスタック型の例えばルテニウムからなるストレージ電極611が形成されている。

【0006】また、ストレージ電極511を覆うように 受量絶縁限612が形成され、これらを覆うようにプレート電極613が形成されている。このように、ゲート 電極6.04によるトランジスタと、これに接続するストレージ電極611、容量絶縁限612、プレート電極6 13からなるキャパシタとにより、メモリセルの基本構成が構成されている。なお、プレート電極613を含む 層間絶縁限609上にも、絶縁体からなる層間絶縁限6 14が形成され、この上に、図示していないが、上述し たビット級 508, ブレート電極 513に接続する配線 尼が形成される。また、上述では、パリア既 510 e が、コンタクトプラグ 510上に形成されているように したが、これに加え、ストレージ電極 511の下面全域 にパリア既を備える場合もある。

#### [0007]

【発明が解決しようとする課題】しかしながら、上述した従来の様成では、ストレージ電極とこの下の層間絶縁関との密急性が悪く、製造歩智りが悪いという問題があった。これは、ストレージ電極下面にパリア膜を形成した場合でも同様であり、この場合は、パリア膜とこの下の層間絶縁関との密急性が悪く、はがれやすい状態となっていた。この密急性が悪い状態では、対述したキャパシタを構成する營量絶縁関の後処理時や後工程のプロをス時の熱などによって、ストレージ電極がこの下の層間絶縁関よりはがれてしまう場合があり、製造歩智りを悪化させていた。

【ODO8】この発明は、以上のような問題点を解消するためになされたものであり、キャパシタの電極とこれに接するたとえばキャパシタの電極下に配置された絶縁限との密帯性を向上させ、製造歩管りを向上させることを目的とする。

#### [0009]

【課題を解決するための手段】この発明の半路体装置は、半路体基板上の節縁材料からなる層間絶縁限上を頂通して形成された路電性を有する材料からなるコンタクトに接続して相間絶縁限上に形成された金属材料からなる第1の電極と、この第1の電極上に形成された絶縁性を有する金属酸化物からなる否重絶縁限と、この容量絶縁限により絶縁分離されて第1の電極表面上に形成された第2の電極とからなるキャパシタを備え、加えて、層間絶縁限と第1の電極の間に形成された絶縁性を有する金属酸化物からなる誘電体薄限を備えるものである。この発明によれば、層間絶縁限と第1の電極の間に絶縁性を有する金属酸化物からなる誘電体際を配置したので、金属材料からなる第1の電極は金属を含む誘電体薄限と接触し、層間絶縁限は酸化物絶縁体である誘電体薄限と接触した状態となる。

【00.10】また、容量絶縁限と誘電体薄膜とは同一の 材料から構成しても良く、また、容量絶縁既を層間絶縁 既上にまで延在して形成し、誘電体薄膜を層間絶縁既と 容量絶縁既の間にまで延在して形成してもよい。また、 層間絶縁既下の半導体基板上にコンタクトに接转して形 成されたトランジスタを備えれば、DRAMのメモリセ ルが構成される。

【OO11】また、この発明の半導体装置の製造方法は、まず、半導体基板上に絶縁材料からなる層間絶縁限を形成し、この後、層間絶縁限上に絶縁性を有する金属酸化物からなる誘電体準限を形成する。次に、導電性を有する材料からなるコンタクトを層間絶縁限と誘電体準

限を貫通して形成し、この誘電体薄限上に金属材料からなる第1の電極をコンタクトに接続して形成する。次に、第1の電極上に絶縁性を有する金属酸化物からなる容量絶縁限を形成し、この容量絶縁限により絶縁分離された状態で第1の電極表面上に第2の電極を形成しようとしたものである。この発明によれば、層間絶縁限上に絶縁性を有する金属酸化物からなる誘電体限を形成し、この誘電体限上に第1の電極を形成するようにしたので、第1の電極と層間絶縁限は、金属の酸化物絶縁体である誘電体薄膜を介して積層された構造となっている。【00.12】

【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。以下では、スタック型のメモリセル
を例にして説明する。この実施の形態では、図1に示す
ように、まず、半導体基板101上の素子分離領域10
2で区画された領域に、ゲート絶縁既103を介してゲート電極104が形成されている状態とした。また、ゲート電極104両脇の半導体基板101には、ゲート電極104をマスクとしたイオン注入などにより不純物領域を形成することで、ソース・ドレイン105を配置し

【0013】また、ゲート電極104上には、半導体基板101全域にわたって絶縁体からなる層間絶縁限106を形成し、この層間絶縁限106の所定位置に半導体基板101に形成したソース・ドレイン105の一方と接続するコンタクトプラグ107を形成し、これに接続してピット線108を形成した。また、ピット線108を含む層間絶縁限106上には、絶縁体からなる層間絶縁限109を形成し、この層間絶縁限109の所定位置にポリシリコンからなるコンタクトプラグ110を形成し、形成したコンタクトプラグ110の下部が半導体基板101に形成したソース・ドレイン105の他方と接続している状態とした。

【0014】そして、この実施の形態では、層間絶縁期109上に、例えば酸化タンタルなどの絶縁性を有する金属酸化物からなる誘電体薄膜121を備えるようにした。また、このように誘電体薄膜121を配置したうえで、スタック型のルテニウムからなるストレージ電優(第1の電優)111を、コンタクトプラグ110に接続した状態で形成した。なお、このストレージ電優11は、パリア供1100を介してコンタクトプラグ110に接続されるようにした。

【0015】また、誘電体溶膜121を介して形成したストレージ電極111上には、これを覆うように、酸化タンタルからなる容量絶縁膜112を配置した。なお、この容量絶縁膜112は、酸化タンタルだけではなく、他の金属酸化物からなる高誘電体や強誘電体を用いるようにしても良い。例えばチタン酸パリウム(BeTiO3:BT)やチタン酸ストロンチウム(SrTiO3:ST)の固溶体であるBSTを用いるようにしても良

い。ところで、図1では、この容量能疑関112を、ストレージ電極111上だけでなく、ストレージ電極11 1周囲の層間能疑関109上部の領域にまで延在して形成したが、これに限るものではない。この容量能疑関112は、以降に説明するブレート電極(第2の電極)113とストレージ電極111とを絶縁分離するように、それらの間に形成されていればよい。

【0016】また、容量矩線限112を介し、ストレージ電極111上を覆うようにプレート電極113を配置した。ここでは、このプレート電極113は、複数のメモリセルで共用されており、たとえば、1つのプレート電極の下に128×255=32758個の下部電極が配置されている。以上のことにより、ゲート電極104によるトランジスタと、これに接続するストレージ電極111、容量超線限112、プレート電極113からなるキャパジタとを備えたメモリセルの基本構成が構成されたことになる。なお、プレート電極113を含む層間絶縁限109上にも、絶縁体からなる層間絶縁限114が形成され、この上に、図示していないが、上述したピット線108、プレート電極113に接続する配線層が形成されている。

【0017】以上に説明したように、この実施の形態では、ストレージ電優111とこの下の層間絶縁膜109との間に、酸化タンタルからなる誘電体療膜121を備えるようにしたので、層間絶縁膜109上に置けるストレージ電極111の密書性を向上させることができた。ところで、上記実施の形態では、誘電体療膜121として酸化タンタルを用いるようにしたが、これに限るものではなく、他の絶縁性を有する金属酸化物を用いるようにしても良い。例えば、BSTなどを誘電体膜121に用いるようにしても良い。

【0018】ただし、この実施の形態では、キャパシタを構成する容量絶縁関112に酸化タンタルを用いるようにしているので、誘電体強関121に同じ材料を用いることで、次に示すようにコストの低減を図ることができる。これは、整量絶縁関112を形成するために用いているすでにある製造装置により、誘電体強関121を形成できるので、新たな設備を導入する必要がないたのである。このように、新たな設備を導入することがなければ、製造コストの低減をはかることができる。従って、容量絶縁関121にBSTを用いる場合は、誘電体 22間にもBSTを用いるようにすればよい。

【0019】また、上記実施の形態では、誘電体薄膜121を、層間暗線膜109全域に形成するようにしたが、これに限るものではなく、ストレージ電極111下面の領域だけに形成するようにしてもよい。ただし、誘電休薄膜121を、層間絶縁膜109全域に形成することで、次に説明するように、より安定して容全絶縁膜112を形成することができるようになる。まず、従来では、ストレージ電極の側面下部には、層間絶縁膜すなわ

ちシリコン酸化物が存在していた。このシリコン酸化物上では、化学的気相成長法(CV D法)などによる酸化タンタルなどの関が成長しにぐく、シリコン酸化物上と金属上とで核形成に要する時間の違いにより酸化タンタルの成長速度が異なるため、層間絶縁限との界面において杏生能縁限が弱くなり電流リークの原因となっていた。

[0020] この従来の状態に対し、この実施の形態では、容量絶縁限の形成時に、ストレージ電極側面下部には、金属酸化物からなる誘電体速度を備えるようにしたので、酸化タンタルなどの異常成長を抑制することが可能となり、より安定して容量絶縁膜を形成することができるようになる。特に、この実施の形態では、容量絶縁膜と同一の材料を誘電体速膜としてストレージ電極下に配置するようにしたので、異常な成長の抑制効果がより高くなる。

【0022】次に、図3(c)に示すように、ピット級108を含む層間絶縁限106上に、酸化シリコンなどの絶縁体からなる層間絶縁限109を形成する。引き読き、この層間絶縁限109上に、酸化タンタルからなる誘電体薄限121を限度10~100nm程度に形成する。この誘電体薄限121の形成は、例えばCVD法により行えばよい。次に、図3(d)に示すように、公知のフォトリングラフィ技術およびエッチング技術により、誘電体薄限121、層間絶縁限109、層間絶縁限109に到達するコンタクトホール301を形成する。次いで、コンタクトホール301を形成する。次いで、コンタクトホール301が充填された状態となるように、誘電体速限121上にポリシリコンを堆積することで、図3(e)に示すように、ポリシリコン限302を形成する。このポリシリコンの堆積は、例えば、CVD法に

【00.23】次いで、ポリシリコン联302を選択的に エッチパックし、図3(1)に示すように、コンタクト ホール301上部にある程度の空間を備えた状態で、コ ンタクトホール301内にポリシリコンからなるコンタ

り行えばよい。

クトプラグ110が形成された状態とする。ポリシリコン限302の選択的なエッチバックは、シリコンに選択性を有して酸化タンタルをほとんどエッチングしないエッチングガスを用いた反応性ドライエッチングにより行えばよい。

【0024】次に、コンタクトホール301内のコンタクトプラグ110上部の空間を充填するように、パリアメタルの既を限厚50~100nm程度に堆積し、図4(e)に示すように、コンタクトプラグ110上部にパリア関110eを形成する。このパリア関110eの形成では、コンタクトプラグ110上部の空間が充填された状態となるように、誘電体洩限121上にパリアメタルを堆積して限を形成し、堆積した限を所定量エッチパックして、図4(e)に示すように、コンタクトプラグ110上部にパリア関110eを形成するパリアメタルとしては、例えば、チタンなどの高融点金属やこの高融点金属の変化物を用いるようにすればよい。

(0025) 次いで、図4(h)に示すように、誘電体 薄膜 121上に、例えばスパッタ法やCV D法などにより、ルテニウムからなる金属膜 401を膜厚の、5~1 m程度に形成する。次いで、金属膜 401を公知のフォトリングラフィ技術とエッチング技術によりパターニングし、図4(i)に示すように、誘電体薄膜 121上にパリア膜 110 sを介してコンタクトプラグ 110に接続するストレージ電極 111を形成する。次に、誘電体薄膜 121上にストレージ電極 111を覆って酸化タンタルの膜を膜厚 5~50nm程度形成し、これに500~700で程度の温度による熱処理などで後処理を施すことで、図5(j)に示すように、容量絶縁膜 112を形成する。

【0026】次いで、容量絶縁膜112上に例えば、空化チタンや空化タングステンなどの膜やルテニウムからなる金属膜を膜厚10~100nm程度に形成し、これを公知のフォトリソグラフィ技術とエッチング技術によりパターニングし、図5(k)に示すように、プレート電極113を形成する。この後、プレート電極113を覆ってシリコン酸化物などの絶縁材料からなる層間絶縁関114を形成すれば、図1に示した構造が得られる。

【0027】ところで、上述では、図1および図4に示したように、パリア限110eはコンタクトプラグ110上部にのみ形成するようにしたが、これに限るものではない。パリア限は、ストレージ電極を構成する材料がポリシリコンからなるコンタクトプラグに拡散するのを防ぐために形成している。なお、このパリア既はストレージ電極とコンタクトプラグの間に配置されるため、等電性が必要となる。このため、前述したように、高融点金属やこの高融点金属の変化物をパリア既の材料として用いるようにしているが、材料の拡散を防ぐという点からは、ストレージ電極の下面全域にパリア既を形成す

るようにしても良い。この場合、形成したパリア映もストレージ電極の一部となる。

【00:28】ところで、上記実施の形態では、キャパシタの电極を平板状のものとしたが、これに限るものではなく、円筒形状や破層型の電極構造としてもよい。キャパシタの電極を円筒形状とした場合、側面においては外側からブレート電極ー盤登絶縁限・ブレート電極との順に配置されることになる。また、破層型の電極構造では、最上層にストレージ電極が配置されることもある。

#### [.00.29]

【発明の効果】以上説明したように、この発明では、半 **導体基板上の絶縁材料からなる層間絶縁膜を貫通して導 亜性を有する材料からなるコンタクトを形成し、これに** 接続して層間絶縁限上に金属材料からなる第1の電極を 配置し、この第1の電極上に絶縁性を有する金属酸化物 からなる容量絶縁膜を介してこの容量絶縁膜により絶縁 分離された状態で第2の電極を配置し、加えて、層間絶 緑膜と第1の電極の間に絶縁性を有する金属酸化物から なる誘電体強限を形成している。この発明によれば、層 間絶縁膜と第1の電極の間に絶縁性を有する金属酸化物 からなる誘電体膜を配置したので、金属材料からなる第 1の電極は金属を含む誘電体薄膜に接触し、層間絶縁膜 は酸化物絶縁体である誘電体薄膜と接触した状態とな る。この結果、この発明によれば、誘電体薄膜の存在に より、キャパシタを構成する第1の電極の層間絶縁膜と の密書性がより強固なものとなり、半導体装置の製造歩 留りを向上させることができるという優れた効果が得ら れる.

## 【図面の簡単な説明】

【図1】 この発明の実施の形態における半導体装置の一部構成を概略的に示す断面図である。

【図2】 実施の形態の半導体装置の製造過程を説明するための工程図である。

【図3】 図2に続く、実施の形態の半導体装置の製造 過程を説明するための工程図である。


[図4] 図3に続く、実施の形態の半導体装置の製造 過程を説明するための工程図である。


【図5】 図4に抗く、実施の形態の半導体装置の製造 過程を説明するための工程図である。

【図6】 従来よりある半端体装置の一部構成を示す断面図である。


## 【符号の説明】


101…半導休基板、102…素子分離領域、103… ゲート絶縁既、104…ゲート電極、105…ソース・ドレイン、106…層間絶縁既、107…コンタクトブラグ、108…ピット線、109…層間絶縁既、110 …コンタクトブラグ、1108…パリア既、111…ストレージ電極、112…杏堂絶縁既、113…ブレート電極、114…層間絶縁既、121…誘電休達既。
















(図 5)

[26]





フロントページの続き

(72)発明者 村木 雄介 山梨県韮崎市穂坂町三ッ沢650 東京エレ クトロン株式会社内 (72)発明者 前川 薫 山梨県韮崎市穂坂町三ッ沢650 東京エレ クトロン株式会社内 Fターム(参考) 5F083 AD22 AD43 AD48 AD49 AD56 GA30 JA06 JA14 JA38 JA39 JA40 JA56 MA05 MA06 MA17 MA19 PR33

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES

☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: \_\_\_\_\_

☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.